活动简介

Forum on specification & Design Languages (FDL) is a well established international forum devoted to dissemination of research results, practical experiences and new ideas in the application of specification, design and verification languages to the design, modelling and verification of integrated circuits, complex hardware/software embedded systems, and mixed-technology systems. Modelling and specification concepts push the development of new design and verification methodologies to ESL (Electronic System Level) thus providing a means for model-driven and automated design of complex electronic systems in a variety of application domains. FDL gives an opportunity to gain up-to-date knowledge in many broad areas of the fast evolving field of system design and verification.

征稿信息

重要日期

2018-04-21
摘要截稿日期
2018-04-28
初稿截稿日期
2018-06-26
初稿录用日期
2018-07-21
终稿截稿日期
留言
验证码 看不清楚,更换一张
全部留言
重要日期
  • 会议日期

    09月10日

    2018

    09月12日

    2018

  • 04月21日 2018

    摘要截稿日期

  • 04月28日 2018

    初稿截稿日期

  • 06月26日 2018

    初稿录用通知日期

  • 07月21日 2018

    终稿截稿日期

  • 09月12日 2018

    注册截止日期

承办单位
University of Verona
历届会议
移动端
在手机上打开
小程序
打开微信小程序
客服
扫码或点此咨询